Inicio Comunicaciones Subsistema de comunicaciones IP

Subsistema de comunicaciones IP

2032
0

Conjuntando hardware y software en la misma solución, este subsistema de comunicaciones IP para aplicaciones de banda estrecha dispone de un núcleo que aúna las ventajas de la arquitectura RISC con un DSP.

Synopsys, productora de software que trabaja a bajo nivel con los componentes electrónicos, anuncia su nuevo subsistema de comunicaciones IP DesignWare ARC, pensado para su uso en comunicaciones inalámbricas de banda estrecha (narrowband) en desarrollos de la IoT.

El subsistema DesignWare ARC consiste en una solución en la que se juntan tanto el hardware como el software, combinando el procesador ARC EM11D mejorado con un DSP, aceleradores de hardware, periféricos dedicados, y una interfaz de radiofrecuencia, que le permiten entregar un rendimiento DSP eficiente para aplicaciones NB-IoT (de ancho de banda ultra bajo), propias de la comunicación M2M.

Por otro lado, este subsistema de comunicaciones IP para aplicaciones de banda estrecha incluye SPI y GPIO para el control de radiofrecuencia, y UARTs para llevar a cabo los logs y el control del host.

El frontend digital (DFE, por sus siglas en inglés) ofrece una interfaz flexible para soluciones de radiofrecuencia a terceras partes, tales como el transceptor de Palma Cea que cumple con la release 14 de las normas NB-IoT.

Software y hardware trabajando juntos

Así, el nuevo subsistema de comunicaciones IP de Synopsys también contiene la librería de software de comunicaciones base, los drivers para periféricos, y los ejemplos de aplicaciones. Entrega la eficiencia de rendimiento requerida para un amplio abanico de aplicaciones de la IoT para servir en entornos como las smart cities, la agricultura inteligente, y la automatización industrial.

Subsistema de comunicaciones IP

El procesador integrado de ultra bajo consumo ARC EM11D combina las capacidades de la arquitectura RISC con un DSP para proporcionar una arquitectura flexible que se adapta de forma rápida a los cambiantes estándares inalámbricos. Su memoria XY con latencia cero implementa un paralelismo a nivel de instrucción y operaciones MAC 16+16 de un único ciclo para el procesamiento de datos con eficiencia energética.

Los aceleradores de hardware para la decodificación Viterbi y las funciones trigonométricas proporcionan incrementos de rendimiento para los algoritmos LTE NB-IoT, a la par que mantiene los requisitos de frecuencia de procesador al mínimo.

Además, este subsistema también incluye una biblioteca de comunicaciones, la cual proporciona los cimientos más críticos para las funciones NB-IoT, tales como la interpolación de símbolos, FFTs, modulación, o manipulación de datos.

Dejar una respuesta

Please enter your comment!
Please enter your name here

Este sitio usa Akismet para reducir el spam. Aprende cómo se procesan los datos de tus comentarios.